IBM schodzi poniżej 1 nm. Tak ma wyglądać kolejna rewolucja

IBM pochwalił się technologią, która jeszcze niedawno wydawała się czymś z filmów i książek Sci-Fi. Firma zaprezentowała proces klasy 0,7 nm lub 7 angstremów. Według Amerykanów pozwoli on upakować blisko 100 miliardów tranzystorów na powierzchni wielkości paznokcia.

Pierwsze chipy pojawią się na rynku dopiero za ok. 5 lat

Sercem nowej technologii jest architektura nanostack. To rozwinięcie nanosheetów, z których IBM korzystał już przy zapowiedzi technologii 2 nm w 2021 roku. Tym razem tranzystory nie są jedynie układane coraz ciaśniej obok siebie. IBM chce je również warstwować i przesuwać względem siebie, wykorzystując podejście 3D. Według IBM zapewni to niemal dwukrotnie większą gęstość upakowania względem firmowego procesu 2 nm.

Producent mówi też o nawet 50% wyższej wydajności lub 70% lepszej efektywności energetycznej w porównaniu z 2 nm. W świecie centrów danych, akceleratorów AI i układów mobilnych to różnica, która może oznaczać nie tylko szybsze obliczenia, ale też mniejsze rachunki za energię elektryczną i łatwiejsze oraz tańsze chłodzenie.

Najbardziej medialnie brzmią oczywiście zastosowania w sztucznej inteligencji. IBM sugeruje, że akcelerator AI wykonany w 0,7 nm mógłby podwoić wydajność z 4500 do 9000 TOPS. W takim scenariuszu trenowanie wybranych modeli, które dziś zajmuje miesiące, mogłoby zostać skrócone do kilku tygodni. Trzeba oczywiście pamiętać, że to są tylko projekcje.

Nie należy jednak spodziewać się, że chipy w 0,7 nm zobaczymy prędko na rynku. IBM mówi o przełomie badawczo-technologicznym i wskazuje, że najwcześniejsze wdrożenia mogłyby nastąpić w ciągu około 5 lat. Firma nie ogłosiła też jeszcze partnera produkcyjnego dla tej technologii.

Mimo to sama zapowiedź jest istotna. TSMC, Intel, Samsung i inni giganci od lat ścigają się o kolejne generacje litografii, ale krzem coraz mocniej pokazuje swoje limity. IBM chce właśnie pokazać, że po zejściu poniżej 1 nm wyścig wcale się nie kończy. Zmienia tylko kierunek - z płaskiego miniaturyzowania na trójwymiarowe budowanie układów.